



INTT meeting

M1 鈴木彩香

やったこと

- PCIe-6536Bの設置
- nevis GUIの起動
- キャリブレーションデータの取得
- 外部トリガー用のセットアップ
- FPGA(FEM)のコンパイルセットアップ

PCIeボードの設置



PCIe6536-B

nevis GUIの起動


- nevis_gui_selftrig.run.cmdを開いて読み込むpythonファイルの場所を変更
- nevis_gui_for_selftrig.pyをpythonwinで開いてデータを置く場所を変更
- FTD2XX用のpythonモジュールをインストール(pip)
- nevis_gui_selftrig.run.cmdを実行

```
nevis_gui_selftrig.run - python nevis_gui_for_SelfTrig.py
C:\Users\sphenix\Documents\INTT_testbench\GUI_BNL\GUI>cd C:\Users\sphenix\Documents\INTT_testbench\GUI_BNL\GUI
C:\Users\sphenix\Documents\INTT_testbench\GUI_BNL\GUI>cmd /k python nevis_gui_for_SelfTrig.py
Version : 2.7.12
Compiler : MSC v.1500 64 bit (AMD64)
Build : ('v2.7.12:d33e0cf91556', 'Jun 27 2016 15:24:40')
ftd2xx Version: 197140
load chip config for side 15 chipid 21
set enable 1 for module 15
set chipconfig enable 1 for module 15
load chip config for side 15 chipid 21
load chip config for side 15 chipid 21
Add section Module 15
Add section Module 0
Add section Module 1
Writing file junk.dat
```

Reg	Desc	To Chip	From Chip	Chip Command
*	Wild	0	Read	Write Set Reset Default
1	Mask	0	Read	Write Set Reset Default
2	Dig Ctrl	5	Read	Write Set Reset Default
3	Vref	1	Read	Write Set Reset Default
4	DAC0	20	Read	Write Set Reset Default
5	DAC1	25	Read	Write Set Reset Default
6	DAC2	30	Read	Write Set Reset Default
7	DAC3	35	Read	Write Set Reset Default
8	DAC4	40	Read	Write Set Reset Default
9	DAC5	45	Read	Write Set Reset Default
10	DAC6	50	Read	Write Set Reset Default
11	DAC7	176	Read	Write Set Reset Default
12	N1Sel <3:0>	6	Read	Write Set Reset Default
	N2Sel <7:4>	4		
13	FB1Sel <3:0>	4	Read	Write Set Reset Default
	.eakSel <7:4>	0		
14	P3Sel <1:0>	0	Read	Write Set Reset Default
	P2Sel <7:4>	4		
15	GSel <2:0>	2	Read	Write Set Reset Default
	BWSel <7:3>	8		
16	P1Sel <2:0>	5	Read	Write Set Reset Default
	InjSel <5:3>	0		
17	LVDS Current	3	Read	Write Set Reset Default
18	Resets	n/a	Read	Write Set Reset Default

キャリブレーションデータの取得

理研で最後にやったセットアップと同じ状態でキャリブレーションパルスのデータを見る



セットアップ

FVTX#328

バスエクステンダー#28

station#2

port#0



module#5

DAC0=20

adcの値はおかしくないが
rootで図が出せていないので
期待したデータが取れているか不明


外部トリガー用のセットアップ

シンチレーター+PMT
を使って宇宙線を見る



FPGA(FEM)のコンパイル

FEMのFPGAに外部トリガー用のデータコード(FEM_top.bit)を直接書き込む



ERROR:Bitstream:14 - The device part "4vsx55ff1148" specified in the bitstream file "C:/Users/sphenix/Documents/INTT_testbench/BNL_original_FPGA/EXT_trig/FEM_EXT_trig/FEM_Cosmic_Trigger/FEM_FVTX20181101/fem_top.bit" is invalid. Either the device is not supported by this software installation or the file may be corrupted and should be recreated.
EXCEPTION:iMPACT:BitReader.c:197:1.46 - File does not exist.
ERROR:iMPACT:2775 - devChain->assignFile() failed!

今後の課題

- キャリブレーションのデータをrootでみる
- 宇宙線のデータが取れない原因をコードを見ながら探す