3/27(金) Comparator Timing 目的:Comparator3,4の各chごとのタイミングのずれを調べる。 方法:Comparatorの任意の二つのchに同じClock Generaterの信号を入れてデータを確認する。他のchにはケーブルは挿していない。 設定: 回路は1kHzのClock Generaterのoutput2つをそれぞれDiscriminatorと105ns Delayにinputする。 Disciminatorの2つのoutputからComparatorの任意の二つのchにinputし、ComparatorからHR-TDCでデータを取得する。 一方、DelayのoutputをDiscriminatorにinputしHR-TDCのCommon Stopにinputする。 Clock-> Discriminator-> Comparator-> HR-TDC -> Delay-> Discriminator-> HR-TDC(Common Stop) ESC threshold LV電圧 1.038V TSC threshold LV電圧 1.015V Comparator power LV電圧 6.008V 測定データ:Comparatorの二つのchを選ぶ run5: ch15とch16 (いくつかのケーブルが繋がったまま) run6: ch15とch16 leadingのch50が異常にEntryが多い run7: ch15とch16 run8: ch3とch14 run9: ch2とch8 run10: ch4とch10 run11: ch7ch13 run12: ch5ch3 run13: ch12ch11 run14: ch9ch15