

2021/07/06 INTT 日本語ミーティング

理研テストベンチでの Half entry 問題の検証 (2)

理研、RBRC

秋葉康之、中川格、糠塚元氣

立教大学：

今井皓、中村友亮、中野元太

ここ 1 週間でやったこと

		内容	ROC port	LVDS (mA)	send_latch の回数	データファイル数	備考
6/29	火	ROC NW1 の C2 を試す	C2	1, 2, 8	1	63	Half entry 発見
6/30	水	ROC NW1 の C1, C3 を試す	C1, C3	1, 2, 4, 8	1	131	C3 データが想像以上におかしい
7/1	木	考える日				0	
7/2	金	ROC NW1 の C1, C3 を試す	C1, C3	1, 2	1, 3	63	BCO distributing board 電源ケーブルに不良発見
7/4	日	GUI の改良	C1	2	1	10	
7/5	月	ROC NW1 の C2 を試す Bus extender pre-pro3, 4 を試す	A2, C2, C3	1, 2, 4	1	88	A2: no data
7/6	火	Bus extender pre-pro を試す	C1-3	4, 8			ROC 色々試す VTX conv. cable を使う ?

Half entry が発生する頻度

測定条件


ROC: NW1

Ladder: PPB2-L4N

Conversion cable: small #8

Bus ext.: new2

電源: スイッチ電源使用時も含む



0 < ch < 128 (ノイズの多い ch0 は捨てる)

53 < ampl < 65 (しきい値から遠い領域のみ選択)

→ $127 \times 10 \times 10 = 12700$ イベント/チップ

Half entry が発生する頻度

測定条件


ROC: NW1

Ladder: PPB2-L4N

Conversion cable: small #8

Bus ext.: new2

電源: スイッチ電源使用時も含む



0 < ch < 128 (ノイズの多い ch0 は捨てる)

53 < ampl < 65 (しきい値から遠い領域のみ選択)

→ $127 \times 10 \times 10 = 12700$ イベント/チップ

セットアップごとの成功率

port	C1	C2	C3
LVDS (mA)			
1	44/61 72%	6/32 19%	42/45 93%
2	40/41 98%	71/79 90%	15/17 88%
4	10/10 100%		
8	9/9 100%	2/2 100%	

- LVDS 1 mA は動作不安定
- LVDS 2 mA でもかなり安定動作する
- LVDS 4 mA 以上あれば問題なさそう

Half entry が発生する頻度, チップごと

測定条件

ROC: NW1
Ladder: PPB2-L4N
Conversion cable: small #8
Bus ext.: new2
電源: スイッチ電源使用時も含む

C3, 1 mA, 計 45 回測定

Chip26-14	0.0%	100.0%	0.0%	100.0%	100.0%	100.0%	97.8%	100.0%	100.0%	100.0%	100.0%	97.8%	100.0%
Chip13-1	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	97.8%	100.0%	97.8%	100.0%	100.0%	100.0%	100.0%

セットアップごとの成功率

port	C1	C2	C3
1	44/61 72%	6/32 19%	42/45
2	40/41	71/79	15/17
4	10/10		
8	9/9	2/2	

44/45

Half entry が発生する頻度, チップごと

測定条件

ROC: NW1
 Ladder: PPB2-L4N
 Conversion cable: small #8
 Bus ext.: new2
 電源: スイッチ電源使用時も含む

C3, 1 mA, 計 45 回測定

Chip26-14	0.0%	100.0%	0.0%	100.0%	100.0%	100.0%	97.8%	100.0%	100.0%	100.0%	100.0%	97.8%	100.0%
Chip13-1	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	97.8%	100.0%	97.8%	100.0%	100.0%	100.0%	100.0%


セットアップごとの成功率

port	C1	C2	C3
1	44/61	6/32	42/45
	72%	19%	
2	40/41	71/79	15/17
4	10/10		
8	9/9	2/2	

C3, 2 mA, 計 17 回測定

Chip26-14	0.0%	94.1%	0.0%	94.1%	94.1%	94.1%	88.2%	94.1%	94.1%	94.1%	94.1%	94.1%	100.0%
Chip13-1	100.0%	100.0%	94.1%	94.1%	94.1%	94.1%	94.1%	94.1%	94.1%	94.1%	94.1%	94.1%	94.1%

これがなければ成功率ほぼ 100% だった



riken_fphx_raw_20210701-0048_0.root

連続測定中に出現

この測定前後は全く問題なし

Half entry が発生する頻度, チップごと

測定条件

ROC: NW1

Ladder: PPB2-L4N

Conversion cable: small #8

Bus ext · new?

電源・スイッチ電源使用時も含む

C2, 1 mA, 計 32 回測定

Sample	Category 1	Category 2	Category 3	Category 4	Category 5	Category 6	Category 7	Category 8	Category 9	Category 10	Category 11	Category 12	Category 13	Category 14
Chip26-14	0.0%	100.0%	0.0%	100.0%	34.4%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%
Chip13-1	90.6%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	43.8%	100.0%	100.0%	100.0%

セットアップごとの成功率

port	C1	C2	C3
1	44/61 72%	6/32 19%	42/4
2	40/41	71/79	15/1
4	10/10		
8	9/9	2/2	

C2, 2 mA, 計 79 回測定

Chip26-14	0.0%	97.5%	0.0%	92.4%	97.5%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	100.0%	98.7%
Chip13-1	100.0%	100.0%	100.0%	100.0%	100.0%	98.7%	97.5%	97.5%	97.5%	100.0%	100.0%	100.0%	98.7%

C2, 8 mA, 計 5 回測定

Half entry が発生する頻度, チップごと

測定条件

ROC: NW1
Ladder: PPB2-L4N
Conversion cable: small #8
Bus ext.: new2
電源: スイッチ電源使用時も含む

C1, 1 mA, 計 61 回測定

セットアップごとの成功率

port	C1	C2	C3
1	44/61 72%	6/32 19%	42/45
2	40/41	71/79	15/17
4	10/10		
8	9/9	2/2	

C1, 2 mA, 計 41 回測定

C1, 4 mA, 計 10 回測定

C1, 8 mA, 計 9 回測定

send_latch() を繰り返したときのキャリブレーション成功率

測定条件

ROC, port: NW1, C1

Ladder: PPB2-L4N

Conversion cable: small #8

Bus ext.: new2

LVDS: 1 mA

nevis_gui_for_calib.py

Global
Start →

```
def global_start_daq_prog():
    send_fo_sync()
    send_fpga_reset()
    time.sleep(2)
    #send_fo_sync()
    send_reset(regpanels)
    send_init(regpanels)
    send_enable_ro(regpanels)
    send_latch()
    send_fem_lvl1_delay(int(fem_lv1_delay_var.get())) send_pulse_mod
    ule(int(pulse_module_var.get()), int(pulse_wedge_var.get()),


        f(int(femaddr_var.get())))
    send_bco_start()
    send_calib()
    start_daq_prog(regpanels)
```

send_latch()
send_latch()
send_latch()

send_latch() 1 回: 16/20 成功


send_latch() 3 回: 11/20 成功 → あまり役に立たない

今週のトラブル・不可解なこと



BCO ボードの電源ケーブルのピンが
ハウジングに入りきっていなかった
→測定が不安定になった (?)

BCO ボードの電源ケーブルを直した後でも、
no data やノイズのみしか取得できないことが時々起こる



sPHENIX wiki > INTT > RIKEN Test Bench

Intt Talk Preferences Watchlist Contributions Log out

Page Discussion Read Edit Edit source View history More Search sPHENIX








RIKEN Test Bench

started (again?) in June/15/2021.

Log notes [edit | edit source]

Let's scan it once a week. Since it's slightly larger than A4 paper, you can set the size as 220 mm x 300 mm manually and scan it page by page.

Pictures [edit | edit source]


Before	when it's done	ROC (NW1)	BCO distributing board
			
			

This page was last edited on 1 July 2021, at 03:38.

Powered By MediaWiki

Tools
What links here
Related changes
Upload file
Special pages
Printable version
Permanent link
Page information
Cite this page

スキャンしたログノートを
置いています



BNL BOX scan_RIKEN_testbench Genki Nukazuka が共有

名前
RIKEN_testbench_20210615_20210628.pdf
RIKEN_testbench_20210628_20210630.pdf

2 個のファイル

<https://bnlbox.sdcc.bnl.gov/index.php/s/p2z8X7X66WQnyQt>

https://wiki.bnl.gov/sPHENIX/index.php/RIKEN_Test_Bench

backup

セットアップ構築

